《電子技術應用》
您所在的位置:首頁 > 模擬設計 > 設計應用 > 為基于VPX的PCIe系統做一個異步時鐘
為基于VPX的PCIe系統做一個異步時鐘
摘要: 本設計用PCIe的VITA46.4在一個VPX系統中的外設卡和主控制器之間傳送數據。它采用了PCIeRevision1,工作速度為2.5Gbps。
Abstract:
Key words :

VITA46 VPX標準定義了一種通用尺寸的機箱,它可以容納各種形式的卡(參考文獻1)。這些卡插到一個通用背板上。本設計用PCIe的VITA46.4在一個VPX系統中的外設卡和主控制器之間傳送數據。它采用了PCIe Revision 1,工作速度為2.5Gbps。所有符合VPX的卡都必須使用自己的獨立時鐘,這與其它符合PCIe要求的系統不同,如PC。VPX外設卡也必須為PCIe事務建立自己的時鐘,這意味著,時鐘與主單板機是相位無關的。因此,外設時鐘是異步時鐘。PCIe標準允許這種情況,而對所有異步PCIe時鐘有嚴格的抖動容差要求。

本設計中的外設卡使用了一片FPGA作為數字處理主器件。FPGA供應商的評估板通常采用PCIe接口,但板上不使用異步時鐘。為了實現異步時鐘, 可以用一只與某種型號振蕩晶體精確匹配的時鐘芯片(圖1)。時鐘芯片IC對晶體有抖動、老化和阻抗方面的要求。晶體應在-40°C~+85°C的溫度區間內保證這些要求。必須使用CY24293數據表中的公式計算晶體的負載電容值。來自CY24293的時鐘被直接送入FPGA的高速收發器時鐘引腳,從而獲得了外設卡與單板機之間可靠的PCIe分組傳輸。CY24293還有一些其它的元件與布局要求,它采用一種PCIe設備走線配置,要求有阻抗可控的特殊長度走線,以及特殊值的串聯電阻。

圖1,本電路將一個時鐘發生器輸出送至FPGA,獲得一個異步VPX時鐘

圖1,本電路將一個時鐘發生器輸出送至FPGA,獲得一個異步VPX時鐘

此內容為AET網站原創,未經授權禁止轉載。
主站蜘蛛池模板: 99久久免费国产精品 | 久久国产三级 | 91精品久久久久含羞草 | 欧美做爰免费大片在线观看 | 国产日产亚洲系列首页 | 日本国产免费一区不卡在线 | 欧美日韩亚洲国产 | 久久久99视频 | 91亚洲精品一区二区在线观看 | 第四色成人网 | a级毛片毛片免费观看久潮喷 | 国产亚洲欧美久久精品 | 久久精品全国免费观看国产 | 99精品网站| 免费观看一级特黄三大片视频 | 97在线视频免费观看费观看 | 亚洲国产成人九九综合 | 欧美成人三级网站在线观看 | 国产成人精品视频午夜 | 一级做a爱过程免费视频麻豆 | 亚洲欧美视频一级 | 特级做a爰片毛片免费看 | 日韩在线一区二区三区免费视频 | 久久国产免费观看 | 亚洲视屏在线观看 | 亚洲久草在线 | 五月激激激综合网色播免费 | 国产素人在线观看 | 欧美一级aa天码毛片 | 在线免费观看日本视频 | 亚洲一级片免费看 | 亚洲精品午夜一区二区在线观看 | 狠狠se| 亚洲性免费 | 久久精品国产免费看久久精品 | 亚洲精品色综合色在线观看 | 波多野结衣手机视频一区 | 美女被靠视频免费网站不需要会员 | 色哟哟国产成人精品 | 99精品网 | 日韩毛片高清免费 |