《電子技術應用》
您所在的位置:首頁 > 嵌入式技術 > 業界動態 > 基于FPGA的高速AD轉換

基于FPGA的高速AD轉換

2015-10-15
關鍵詞: FPGA 雷達 AD轉換 ADS7890

  摘要:在雷達設計中,需要對接收到的信號首先進行模數轉換,其轉換速度和準確性直接決定了之后FFT等運算的準確性,最終影響雷達測量精度。介紹了一種基于FPGA,利用芯片ADS7890實現一種快速14位串行AD轉換,對系統的軟件和硬件做了說明。硬件部分主要為ADS7890的基本外圍電路以及芯片EP2C35F672C與其的控制連接,軟件部分利用Quartus II 8.0編程。
  關鍵詞:FPGA;雷達;AD轉換;ADS7890
  當前實時測距技術有超聲波測距、激光測距、雷達測距等。在原理上以上幾種測距方式類似,但毫米波雷達測距克服了其他幾種探測方式在運用中的一些缺點。毫米波雷達有穩定的探測性能,與光學相比,它不易受對象物表面形狀和顏色的影響,而與超聲波、紅外線相比,它不受大氣紊流的影響,且受雨、霧、雪、陽光、灰塵等的干擾小。雷達接收到的信號為一調頻連續波信號,而隨著數字化的發展,在檢測、控制等領域,越來越多的模擬信號需要轉換成數字信號進行處理。AD轉換即是將輸入的模擬信號以二進制數字輸出的過程,根據香農(Shannon)定理:如果隨時間變化的模擬信號的最高頻率為ω,只要按照采樣頻率ωs≥2ωmax進行采樣,那么取出的樣品系列(f1*(t)、f2*(t),…)就足以代表(或恢復)f(t)。其主要包括采樣、保持、量化和編程4個過程。
  對應特定的應用,AD轉換要求不同,在高頻雷達設計中,要求AD轉換有較高的轉換速度,才能實時測距;而最終雷達測距的精度,與AD轉換、FFT的位數有直接關系。一些自帶AD的單片機不僅數據處理速度慢,且AD位數也達不到要求,故本設計采用基于FPGA平臺,利用ADS78 90實現快速、高精度的模數轉換。
  1 系統硬件電路
  系統主要總體結構如圖1所示。
 

43.png

  該系統采用ALTERA公司的芯片EP2C35F672C6為控制核心,對ADS7890進行控制及轉換結果數據處理。雷達測距可采用雷達IVS-167,它是Innosent公司推出的一款IVS(Innosent VCO stereo)系列的K-波段帶VCO的雷達收發器。由于采用平面微帶天線結構,且收發天線合一,使得其外形十分小巧,在工作中不僅節能省電,而且非常易于集成于各種電路,也易于在安裝環境中構建模塊保護設施。
  在本設計中,以雷達接收信號為模擬信號輸入,通過功放電路使輸入信號達到AD轉換芯片要求,再利用FPGA產生時序控制ADS7890串行發送數字信號的開始、結束,并對接收到的數據處理后通過led顯示結果。
  1.1 芯片ADS7890
  ADS7890是一種高位快速AD轉換芯片,包含2.5 V內部參考電壓的模擬14位串行AD轉換器,其最高采樣率為1.25 MSPS,具有48個引腳,可作為SPI或DSP接口。芯片中含省電設備,當轉換速度較低時進入省電模式。芯片可應用于光電傳感器、電機電流/電壓傳感器、醫療檢測儀器、高速數據采集系統等。
  ADS7890的基本外圍電路如圖2所示。模擬地與數字地分開。b.JPG、SDO 5個引腳與控制芯片相連。
  

44.png

  1.2 FPGA簡介
  FPGA(現場可編程門陣列)作為可編程邏輯器件,是在PAL等邏輯器件的基礎上發展而來,其規模比較大,可以代替幾百塊通用IC芯片。它的結構主要由3部分組成:一個二維的邏輯塊陣列,構成了其邏輯組成核心;輸入/輸出塊;連接邏輯塊的互連資源。隨著超大規模集成電路工藝的不斷提高,FPGA的規模也越來越大,它的單片邏輯門數已可達上百萬門,功能也不斷增強。用戶可以在其基礎上簡單快捷的完成設計。本設計采用芯片EP2C35F672C6。
  使用FPGA設計數字系統電路主要有如下特點:
  1)設計靈活FPGA是由存放在片內RAM中的程序來設置其工作狀態的,因此,工作時需要對片內的RAM進行編程。用戶可以根據不同的配置模式,采用不同的編程方式。
  2)集成度高 一片FPGA可代替幾片、幾十片乃至上百片中小規模的數字集成電路芯片。
  3)工作速度快FPGA的設計思想是并行的設計思想,而不是順序執行的軟件思想,這樣在設計上就大大提高了系統的工作速度。
  4)降低成本 隨著FPGA的工藝發展,FPGA已經克服自身價位高的缺點,具有較高的性價比。

  2 系統軟件設計
  FPGA的基本控制時序圖如圖3所示。FS位為數據幀格式調節,其為高時為SPI模式,置低時為DSP模式,此設計用于SPI,將FS置高。CS下降沿觸發ADS7890發送數據,在SCLK上升沿發送一位數據,14個脈沖對應AD轉換的14位結果,之后用1、2個SCLK周期作為延時,以保證AD結果正確性。設置一位BUSY作為忙標志,置高后不接受數據。設置一復位位RESRT。SDO為數據傳輸位。
 

45.png

  編程設計采用VHDL語言。VHDL主要用于描述數字系統的結構、行為、功能和接口。除了含有許多硬件特征的語句外,VHDL的語言形式和描述風格與句法十分類似于一般的計算機高級語言。一個完整的VHDL語言程序通常含有5個部分:實體(Entity)、結構體(ArcbAtecture)、配置(Configuration)、程序包(Package)和庫(Library)。
  源程序中的結構體定義如下。注意ADS7890的輸入對應的是EP2C35F672C6的輸出。
 

47.png

  3 結論
  隨著數字化的發展,AD轉換在各個領域得到了充分的應用,而對其的要求也越來越高。本設計采用高集成度的FPGA為硬件平臺,實現對高分辨率模數轉換芯片ADS7890的控制應用,經實際檢驗具有較高轉換精度,對快速變化的輸入信號具有反應靈敏,系統測試準確、穩定可靠。

本站內容除特別聲明的原創文章之外,轉載內容只為傳遞更多信息,并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創文章及圖片等內容無法一一聯系確認版權者。如涉及作品內容、版權和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經濟損失。聯系電話:010-82306118;郵箱:aet@chinaaet.com。
主站蜘蛛池模板: 长腿校花被啪到腿软视频 | 性盈盈影院影院67194 | 欧美成人a人片 | 日韩在线视频线视频免费网站 | 手机免费看a| 欧美一级特黄一片免费 | 亚洲国产欧美日韩精品一区二区三区 | 国产亚洲女在线精品 | 国产精品手机在线 | 久久综合婷婷 | 久久一区二区三区免费播放 | 久久免费精品国产72精品剧情 | 在线观看 a国v | 亚洲乱人伦精品图片 | 在线播放精品 | 欧美日韩在线视频不卡一区二区三区 | 一级毛片真人不卡免费播 | 可以看的毛片网站 | 国产亚洲精品91 | 性刺激免费视频观看在线观看 | a级毛片毛片免费观看久潮喷 | 欧美成人eee在线 | 国产精品国产亚洲精品不卡 | 欧美国产综合在线 | 国产片在线天堂av | 国产高清在线精品一区二区 | 黄色毛片免费看 | 成人a一级毛片免费看 | xxxx肥婆性bbbb欧美 | 99精品国产综合久久久久 | 久久伊人精品热在75 | 久久福利资源国产精品999 | 国产欧美一区二区日本加勒比 | 日本国产一区二区三区 | 波多野结衣中文视频 | 免费人成综合在线视频 | 91亚洲精品一区二区在线观看 | 国产在线观看免费 | 波多野结衣在线视频免费观看 | 亚洲成人第一页 | 一级毛片免费观看不卡的 |