0 引言

    隨著無(wú)線電技術(shù)的快速發(fā)展，信號(hào)越來(lái)越呈現(xiàn)出復(fù)雜性、瞬變性、傳輸快、高帶寬等特點(diǎn)，對(duì)射頻信號(hào)的測(cè)試和檢測(cè)要求越來(lái)越高，信號(hào)測(cè)量分析技術(shù)的發(fā)展也面臨著很大的挑戰(zhàn)和機(jī)遇^[1-3]。傳統(tǒng)的頻譜儀由于不能進(jìn)行實(shí)時(shí)數(shù)據(jù)處理，容易導(dǎo)致突發(fā)瞬變信號(hào)的遺漏，已經(jīng)無(wú)法滿足復(fù)雜信號(hào)對(duì)頻譜分析和測(cè)試的需求。為滿足復(fù)雜電磁環(huán)境下的信號(hào)測(cè)試工作需要，實(shí)時(shí)頻譜分析儀應(yīng)運(yùn)而生并得到了快速發(fā)展^[4-5]。

    實(shí)時(shí)頻譜分析儀具有無(wú)縫數(shù)據(jù)處理能力^[6-7]，實(shí)時(shí)處理FFT模塊完成時(shí)域數(shù)據(jù)到頻域數(shù)據(jù)的轉(zhuǎn)換，得到每秒數(shù)十萬(wàn)甚至上百萬(wàn)數(shù)量級(jí)的頻譜幀，如此龐大的數(shù)據(jù)量不僅難以進(jìn)行數(shù)據(jù)傳輸，而且更無(wú)法實(shí)時(shí)顯示^[8]，因此需要實(shí)時(shí)檢波技術(shù)來(lái)解決傳輸和刷新的瓶頸。傳統(tǒng)實(shí)時(shí)頻譜儀中的幀檢波器通常采用RAM資源進(jìn)行實(shí)現(xiàn)^[9-10]，在檢波過(guò)程中需要對(duì)RAM進(jìn)行讀、寫(xiě)地址的控制，控制方法較為繁瑣且占用邏輯資源。本文提出了一種基于FPGA FIFO資源實(shí)現(xiàn)的實(shí)時(shí)檢波器，不需要控制讀寫(xiě)地址，只需控制新來(lái)的頻譜數(shù)據(jù)與FIFO中存儲(chǔ)的數(shù)據(jù)一一比較或累加后重新寫(xiě)入FIFO，實(shí)現(xiàn)方式簡(jiǎn)單且占用邏輯資源較少。

本文詳細(xì)內(nèi)容請(qǐng)下載：http://m.rjjo.cn/resource/share/2000003867。

作者信息：

郭  靜，何  鵬

(中國(guó)電子科技集團(tuán)公司第四十一研究所，山東 青島266555)