臺積電 (TSMC) 計劃進一步縮減其工藝節(jié)點技術。據國外科技媒體allaboutcircuits報道，臺積電將在其亞利桑那州芯片工廠生產 3 納米芯片，并可能計劃生產 1 納米芯片。

　　節(jié)點縮小行業(yè)現狀

　　在半導體制造中，3nm 工藝是繼 5nm 技術節(jié)點之后的下一個 die shrink，幾大行業(yè)參與者都在爭先恐后。較小的節(jié)點允許在給定區(qū)域放置更多晶體管，從而提高電源效率。

　　第一代 3 納米芯片將能夠將功耗降低近一半，同時大幅提高性能。

　　在過去的幾十年里，芯片制造商一直試圖將更多的晶體管擠壓到更小的表面上。但是現在已經達到了極限。為了解決這個問題，工程師們一直在尋找其他 2D 材料來替代硅，以便將芯片推向 1 納米或更低。

　　三星的 3 納米半導體里程碑

　　韓國科技巨頭三星電子于 6 月在其華城和平澤半導體工廠開始大規(guī)模生產 3 納米芯片，這是全球首家這樣做的公司。

　　該公司的目標是到 2030 年在其邏輯芯片和晶圓代工業(yè)務上投資 1320 億美元，并計劃在德克薩斯州建設一家半導體工廠。該公司目前正在生產第一代 3nm 芯片，并計劃在 2023 年開始生產第二代 3nm 工藝。

　　臺積電作為全球最大的晶圓代工企業(yè)緊追三星，前幾天張忠謀透漏，臺積電計劃在其亞利桑那州工廠生產 3 納米芯片，第二家工廠正在規(guī)劃中。

　　該公司在 4 月份表示，計劃在未來三年內投資 1000 億美元擴大其芯片制造能力，并計劃在 2025 年生產 2nm芯片。

　　同時，在 2022 年 4 月，英特爾宣布了其制造工藝計劃，從 Intel 7 轉移到 Intel 18A；每一步都提供了相對于功耗的性能改進。雖然這家科技公司目前落后于臺積電和三星，但它希望到 2025 年趕上并超越它們。

　　臺積電的3納米技術

　　臺積電將其名為 N3 的 3nm 技術描述為其現有 5nm 產品的全節(jié)點跨步。N3 芯片采用FinFlex技術，允許工程師在一個塊內混合和匹配不同種類的標準單元，以優(yōu)化性能、功耗和面積 (PPA)。

　　該芯片的特性特別有利于制造具有大量內核的復雜設計，例如 CPU 和 GPU。該公司聲稱新技術將提供高達 70% 的邏輯密度增益，在相同功率下速度提高 15%，在相同速度下功率降低 30%。

　　推出時，臺積電希望在 PPA 和晶體管技術方面提供最先進的代工技術，而 N3 技術可為移動和 HPC應用程序提供完整的平臺支持。

　　在亞利桑那州生產 3 nm

　　臺積電正在亞利桑那州建造一座耗資 120 億美元的工廠。第一階段是 5 納米芯片，該公司已確認它仍有望在 2024 年開始生產。下一階段雖然尚未最終確定，但將開始生產 3 納米芯片。該公司表示，計劃最初使用 5 納米工藝每月生產約 20,000 片芯片。

　　盡管由于勞動力成本和與相關的供應鏈問題，建造該工廠的成本高于預期，但它仍在按計劃進行，并且迫切需要滿足該地區(qū)臺積電客戶的需求。

　　臺積電1nm芯片量產進展

　　雖然 美國工廠的5 納米芯片的生產尚未開始，但臺積電與臺灣大學 (NTU) 和麻省理工學院 (MIT) 一起在 1 納米芯片的開發(fā)中穩(wěn)步前進。

　　1納米芯片技術首先由麻省理工學院的團隊做出，然后由臺積電進行優(yōu)化，并由南洋理工大學的電機工程與光學系改進。關鍵研究成果是使用半金屬鉍作為接觸電極可以降低電阻并增加電流，這將把能源效率提高到半導體的最高水平。去年5月積電發(fā)布了在 1nm 芯片上取得突破的聯合聲明，業(yè)界認為這一聲明勝過了IBM先前關于開發(fā) 2 納米芯片的聲明。

　　據報道，臺積電計劃在桃園市龍?zhí)秴^(qū)的工業(yè)園區(qū)建設一座 1 納米晶圓廠。該基地由新竹科學園區(qū) (HSP) 運營，臺積電已在該園區(qū)運營兩家半導體封裝和測試工廠。盡管臺積電尚未證實或否認該報道，但可以肯定的是，它已確認將繼續(xù)投資臺灣地區(qū)的先進芯片制造。

　　雖然 1 nm 芯片可能還沒有準備好量產，但當它真的到來時，它將為電動汽車、人工智能和其他技術帶來進一步的節(jié)能和更高的速度。

　更多信息可以來這里獲取==>>電子技術應用-AET<<