<strike id="0uck2"></strike>
<del id="0uck2"></del>
如圖所示為除法電路。該電路用乘除法器集成電路MPY100組成。輸入信號為V1、V2，輸出Vo為 Vo=10V2/V1。 這種除法器是將乘法器接在運算放大器的反院回路組成的。V1的輸入范圍為-0.2V到10V，V2的輸入范圍為-10V到10V。電路的誤差在V1很小時比較大。
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2
<abbr id="0a2ic"></abbr>
