如圖所示為對稱輸出的三分頻電路。在一般的利用常規計數器對數字脈沖進行奇數分頻時．即使輸入是對稱信號，輸出也得不到占空比為50％的分頻輸出，其原因是內部觸發器采用的是統一的上升沿(或下降沿)進行觸發。為了解決此問題，可以利用一個J和K分別由不同時鐘沿觸發的JK觸發器，如圖(a)所示。該電路內部由兩個JK觸發器和一個RS觸發器構成，其等效J端由CLH觸發，而等效K端由CLL端觸發，其余功能與一般的JK觸發器相同。將圖(a)作為一個單元與一個常規的D觸發器組合，并在時鐘端加上反相器，可以構成對稱輸出的三分頻電路，如圖(b)所示。圖(c)是一個實際應用電路。圖中因為采用了下降沿觸發的74LS113，所以省去了它與74LS109時鐘端之間的反相器。電路74LS109和74LS113的一半構成圖(a)同樣功能的電路。而74LS113的另一半相當于圖(b)的D觸發器。