<button id="y0e4w"></button>
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2
<abbr id="4qgua"></abbr>
如圖所示，本定時電路由于加裝了由F1、F2和VT1組成的電子開關，可使555的靜態電流降低至l～2μA。當電源剛接通時，由于C2上電壓不能躍變，使F2門電路呈高電平，F1輸出鎖定在低電位，VT1截止，使整個電路的靜態電流很小。當按下定時開關AN時，F1的輸入端有一負極性脈沖出現，F1輸出呈高電平，VT導通，555才有供電電壓。同時，因有負極脈沖加至555的2腳，使555置位，K吸合，定時開始。定時時間td=1．1R4C3。定時長短可通過調節R4C3的時間常數來改變。
