- 格式 資料名稱(chēng) 上傳者 下載量 上傳時(shí)間
-
基于FPGA的猝發(fā)式直擴(kuò)載波同步技術(shù)研究與實(shí)現(xiàn)
aet
1
2013-06-18
標(biāo)簽： 頻率估計(jì)掃描數(shù)字鎖相環(huán)載波同步
-
用于安全氣囊的可調(diào)頻SPWM發(fā)生器
aet
6
2013-06-18
標(biāo)簽： FPGADDSSPWM壓電陶瓷變壓器
-
基于FPGA的OFDM基帶軟硬件聯(lián)合驗(yàn)證平臺(tái)的設(shè)計(jì)
aet
6
2013-06-18
標(biāo)簽： FPGAOFDM基帶系統(tǒng)驗(yàn)證平臺(tái)
-
基于FPGA的16APSK數(shù)字接收機(jī)的設(shè)計(jì)與實(shí)現(xiàn)
aet
5
2013-06-18
標(biāo)簽： FPGA測(cè)控通信相干解調(diào)16APSK
-
基于SAD算法的立體匹配的實(shí)現(xiàn)
aet
9
2013-04-17
標(biāo)簽： FPGA
-
一種新型delta-sigma小數(shù)分頻器的FPGA實(shí)現(xiàn)
aet
14
2013-04-15
標(biāo)簽： FPGA
-
基于FPGA和改進(jìn)CORDIC算法的NCO設(shè)計(jì)與實(shí)現(xiàn)
aet
23
2013-04-15
標(biāo)簽： FPGA
-
基于CPLD的SGPIO總線實(shí)現(xiàn)及應(yīng)用
aet
42
2013-04-15
標(biāo)簽： CPLD
-
LED驅(qū)動(dòng)芯片中提升視覺(jué)刷新率的邏輯電路設(shè)計(jì)
aet
30
2013-04-15
標(biāo)簽： CPLD
-
科通Cadence 16.6 OrCAD Capture CIS 新功能連載（一）
chenyy
34
2013-04-12
-
基于Verilog HDL的一種絕對(duì)值編碼器實(shí)時(shí)讀出算法
aet
10
2013-04-12
-
基于CPLD的開(kāi)關(guān)電容組式跟蹤濾波器設(shè)計(jì)與實(shí)現(xiàn)
aet
30
2013-04-12
標(biāo)簽： CPLD
-
基于CPLD的ГОСТ18977總線收發(fā)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
aet
19
2013-04-11
標(biāo)簽： CPLD
-
基于AD9957的通用數(shù)字調(diào)制器
aet
13
2013-04-11
標(biāo)簽： FPGA
-
基于FPGA與單片機(jī)的音頻頻譜分析系統(tǒng)設(shè)計(jì)
aet
6
2013-04-11
標(biāo)簽： FPGA
-
基于FPGA的智能卡控制器的實(shí)現(xiàn)
aet
2
2013-04-11
標(biāo)簽： FPGA
-
基于DSP Builder的插值濾波器的設(shè)計(jì)及FPGA實(shí)現(xiàn)
aet
12
2013-04-11
標(biāo)簽： SoPC
-
基于CPLD的VGA時(shí)序彩色信號(hào)的實(shí)現(xiàn)
aet
5
2013-04-11
標(biāo)簽： CPLD
-
基于導(dǎo)航基帶芯片的UART的設(shè)計(jì)和仿真
aet
13
2013-04-10
標(biāo)簽： FPGA狀態(tài)機(jī)Verilog
-
基于查表結(jié)構(gòu)的指紋增強(qiáng)電路設(shè)計(jì)
aet
9
2013-04-10
標(biāo)簽： 指紋增強(qiáng)方向圖RTL
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2