| 自適應(yīng)跨平臺PSS中間件架構(gòu)及開發(fā) | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aetmagazine | |
| 文檔大小：3828 K | |
| 標(biāo)簽： 芯片 PSS 中間件 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：芯片工藝、規(guī)模不斷在提升，所包含的功能越來越復(fù)雜。多核、多線程中央處理器（Central Processing Unit，CPU），多維度片上網(wǎng)絡(luò)（Network on Chip，NoC），高速、高密度接口，各類外設(shè)等IP（Intellectual Property）集成在芯片上系統(tǒng)（System on Chip，SoC），使芯片開發(fā)階段的仿真驗證場景極其復(fù)雜，對芯片特別是SoC開發(fā)和驗證完備性帶來巨大挑戰(zhàn)。當(dāng)前在芯片開發(fā)領(lǐng)域，便攜式測試和激勵標(biāo)準(zhǔn)（Portable Test and Stimulus， PSS）是在UVM（Universal Verification Methodology）驗證方法學(xué)基礎(chǔ)上進(jìn)一步解決隨機(jī)化和跨平臺的復(fù)雜組合場景定義和代碼生成難題。但目前的PSS標(biāo)準(zhǔn)有一定局限，例如還不支持匯編語言，也無法自適應(yīng)地調(diào)用不同型號、不同平臺的驗證IP（Verification IP，VIP）等，影響在芯片驗證中全面部署PSS。提出一種新的驗證平臺（Verification Platform）架構(gòu)，即在PSS場景模型和測試臺（Testbench，TB）層之間實現(xiàn)一層中間件（Midware），支持自動生成匯編語言測試代碼以及自適應(yīng)地調(diào)用VIP和AVIP（Accelerated VIP）等，以充分發(fā)揮PSS高層場景建模的優(yōu)勢，實現(xiàn)芯片驗證靈活、高效和完備性的統(tǒng)一。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2