| 基于SoPC的JPEG2000編碼器設計 | |
| 所屬分類：技術論文 | |
| 上傳者：aet | |
| 文檔大?。?span>319 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：為了滿足網絡及多媒體領域的應用，JPEG2000的硬件實現具有重要意義。本文提出了一種改進的行式二維小波變換器結構，設計了位平面并行的位平面編碼器和四級流水線結構的算術編碼器，并將其整合于一個SOPC中，實現了JPEG2000編碼系統。整個設計通過Altera公司Stratix II系列的EP2S60F1020C5平臺驗證，在最高時鐘頻率98MHz下能達到編碼分辨率512*512 灰度圖像52frame/s的速度，滿足了實時編碼的要求。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2