| AES算法的可配置硬件結構設計與實現(xiàn) | |
| 所屬分類：技術論文 | |
| 上傳者：aet | |
| 文檔大小：308 K | |
| 標簽： SoPC | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：在分析AES算法的基礎上，介紹了該算法各模塊的設計實現(xiàn)方法，并將加解密運算結構設計為1個統(tǒng)一的結構。通過對密鑰生成算法的分析，將3種密鑰長度的密鑰生成算法進行了可配置設計，使該設計能夠實現(xiàn)加解密功能。該設計通過了FPGA仿真驗證，與傳統(tǒng)設計方案相比大大減小了硬件資源的消耗。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權所有 京ICP備10017138號-2