| 基于FPGA+DDS的信號源設(shè)計與實現(xiàn) | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aet | |
| 文檔大小：309 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：采用DDS+FPGA+DAC數(shù)字信號激勵器硬件電路和數(shù)字波形合成軟件算法設(shè)計實現(xiàn)了寬帶信號源所需要的各類信號,覆蓋30MHz~1GHz頻段,功率達到20W.在完成了具體的設(shè)計和實驗后實現(xiàn)了樣機的制作,通過現(xiàn)場測試驗證了其完全滿足應(yīng)用需求. | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2