| 基于FPGA的高速多通道數(shù)據(jù)采集系統(tǒng)設計 | |
| 所屬分類：技術論文 | |
| 上傳者：aet | |
| 文檔大小：498 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：介紹一種基于FPGA的數(shù)據(jù)采集系統(tǒng)的設計，以Cyclone Ⅱ系列的EP2C35F484芯片為主控單元，配合模數(shù)轉換芯片ADS7825和USB傳輸控制芯片CY7C68013，并結合外圍電路實現(xiàn)了采集系統(tǒng)?；赒uartus Ⅱ9.0平臺，實現(xiàn)了對ADS7825芯片和CY7C68013芯片的控制與通信，并采用Verilog硬件描述語言，實現(xiàn)了系統(tǒng)的仿真，給出了系統(tǒng)核心模塊的時序仿真波形圖。經(jīng)測試，系統(tǒng)實現(xiàn)了對多路模擬信號的采集，具有良好的穩(wěn)定性、快速性。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權所有 京ICP備10017138號-2