| 使用時鐘PLL的源同步系統時序分析 | |
| 所屬分類：技術論文 | |
| 上傳者：serena | |
| 標簽： 時鐘PLL | |
| 所需積分：1分積分不夠怎么辦？ | |
| 文檔介紹： 使用時鐘PLL的源同步系統時序分析 （一）回顧源同步時序計算 ，下面解釋以上公式中各參數的意義： Etch Delay：與常說的飛行時間(Flight Time)意義相同，其值并不是從仿真直接得到，而是通過仿真結果的后處理得來。 請看下面圖示： 圖一為實際電路，激勵源從輸出端，經過互連到達接收端，傳輸延時如圖示Rmin，Rmax，Fmin，Fmax。 圖二為對應輸出端的測試負載電路，測試負載延時如圖示Rising，Falling。通過這兩組值就可以計算得到Etch Delay 的最大和最小值。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2