| 基于DDPG算法的數(shù)據(jù)傳輸研究 | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：wwei | |
| 文檔大?。?span>4152 K | |
| 標(biāo)簽： 數(shù)據(jù)傳輸 深度強(qiáng)化學(xué)習(xí)算法 FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：針對目前數(shù)據(jù)傳輸系統(tǒng)可靠性差、傳輸速率低的情況，利用FPGA和UDP協(xié)議設(shè)計了一款數(shù)據(jù)傳輸系統(tǒng)。系統(tǒng)采用FPGA為主控芯片，F(xiàn)lash為存儲介質(zhì)，通過上位機(jī)發(fā)送指令控制系統(tǒng)進(jìn)行數(shù)據(jù)的存取，采用千兆以太網(wǎng)進(jìn)行數(shù)據(jù)通信與指令接收，增加了數(shù)據(jù)重傳機(jī)制以及流量控制模塊，以保證數(shù)據(jù)高速可靠傳輸。為提高帶寬利用率、降低網(wǎng)絡(luò)時延，加入了改進(jìn)的深度確定性策略梯度算法（Deep Deterministic Policy Gradient， DDPG）進(jìn)行擁塞控制。實(shí)驗測試結(jié)果表明，采用該算法能夠顯著降低網(wǎng)絡(luò)時延，系統(tǒng)傳輸速率可達(dá)912 Mb/s，且系統(tǒng)可靠性高、成本低，具有移植性和實(shí)際的推廣價值，也便于升級維護(hù)。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
wwei 的最新分享
Copyright ? 2005-2024 華北計算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2