| 基于FPGA的高效靈活性數(shù)字正交下變頻器設(shè)計 | |
| 所屬分類：參考設(shè)計 | |
| 上傳者：aet | |
| 文檔大小：395 K | |
| 標簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：數(shù)字正交下變頻器DDC是數(shù)字接收機系統(tǒng)中的核心部件，其作用是將ADC數(shù)字化后輸出的高速中頻信號進行下變頻、抽取降速和低通濾波，使之變?yōu)檫m合處理的基帶信號。給出了DDC各模塊在FPGA中高效實現(xiàn)的方法，并且利用嵌入式邏輯分析儀對系統(tǒng)加載板卡后的實時運行結(jié)果進行了測試分析。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2