頭條 智能背景下的雷達通信電子對抗一體化技術 在人工智能技術興起的大背景下，本文針對雷達通信電子對抗一體化技術進行了分析研究，梳理了一體化技術概念，討論了一體化技術在此背景下的實現意義，總結分析了國內外一體化系統發展狀況，重點圍繞一體化波束、一體化信號設計兩方面闡述了主要技術研究現狀，對一體化技術的實現要點進行了歸納討論，探討了從認知到智能化的技術發展趨勢，并簡單列舉了無人駕駛場景下一體化技術的影響，指出一體化智能系統實現的可能方式，最后展望了一體化技術實現前景。 最新視頻 【視頻】最佳教材獎：北京化工大學何賓 何老師共出版10本相關教材，其中《EDA原理及VHDL實現》是對第一版《EDA原理及應用》的改版，引入賽靈思最新的Spartan-6技術；<<基于AXI4的可編程SoC系統實現>>引入賽靈思最新AXI4總線和ISE13.1開發環境。 教材的特點是：把Digilent所提供的國外教科書最精華的東西寫到導論里；增加了數字邏輯最新的設計案例，并融入嵌入式系統的知識；把Xilinx FPGA技術系統化、條理化，方便學生學習，并在全國高等教育獲得推廣。 何老師認為，他能成功出版這些教材除了賽靈思的支持，賽靈思合作伙伴Digilent提供了很多開發板和設計資源；合理使用學生資源，指導學生把最新技術在平臺上進行了驗證；得到清華大學出版社大力支持。 發表于：6/7/2011 【視頻】賽靈思全球大學計劃經理Ram Subramanian在Open HW上致辭 賽靈思全球大學計劃經理Ram Subramanian在Open HW上致辭 發表于：6/2/2011 【視頻】TMS320C6474培訓課程簡介 TMS320C6474是TI針對通信應用而設計的高性能多核DSP，它集成了3個TMS320C64+的DSP核，運行速度高達1.2GHz。 C6474 DSP內部有3MB的二級memory，而每個DSP核都有32KB的一級程序Cache和32KB的一級數據Cache。如果DSP片內的memory不夠用的話，可以通過DDR2接口擴展外部memory。外部DDR2接口的數據總線寬度是32bit，最高數據速度可以達到666M。外部擴展的DDR2 memory的大小可以達到512MB。 發表于：6/2/2011 【視頻】2011 Xilinx OpenHW開幕式 Xilinx第三屆OpenHW開源硬件與嵌入式大賽開幕式暨2011 Xilinx聯合實驗室主任會議在北工大建國賓館開幕。 發表于：6/2/2011 【視頻】美國德致倫公司CEO Joe Harris 在Xilinx Open HW開幕式上的報告 美國德致倫公司CEO Joe Harris 在Xilinx Open HW開幕式上的報告 發表于：6/2/2011 【視頻】賽靈思大學計劃大中華區經理謝凱年博士Open HW開幕式上主題報告 賽靈思大學計劃大中華區經理謝凱年博士主題報告 發表于：6/2/2011 【視頻】北京工業大學副校長侯義斌在Xilinx OpenHW上的致辭 北京工業大學副校長、人大常委會委員侯義斌在Xilinx Open HW上的致辭 發表于：6/2/2011 【視頻】美國BEECube公司CEO在Xilinx OpenHW開幕式上的報告 美國BEECube公司CEO Chen Chang 在Xilinx Open HW開幕式上的主題報告 發表于：6/2/2011 【視頻】采用達芬奇DM8168開發高清視頻應用 本視頻介紹了德州儀器新進推出的全新TMS320DM8168 達芬奇 (DaVinci) 視頻片上系統 (SoC)，它將高清多通道系統的所有捕獲、壓縮、顯示以及控制功能完美整合于單芯片之上，從而不斷滿足用戶對高集成度、高清視頻日益增長的需求。 發表于：5/24/2011 【視頻】針對EEG和ECG的超低功耗模擬集成芯片ADS1298 TI 針對EEG和ECG的超低功耗模擬集成芯片ADS1298 發表于：5/23/2011 ?…76777879808182838485…?
