| 利用Virtex-6重新排序型控制器提升DDR SDRAM的效率 | |
| 所屬分類：解決方案 | |
| 上傳者：nuanyangyang | |
| 文檔大?。?span>3826 K | |
| 標簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：高速雙倍數據速率（DDR）SDRAM廠商一般均使用峰值數據傳輸速率來指定器件規格。比如，如果霜廠商把產品命名為DDR3－1600，則意味著該廠商將規定該SDRAM器件的峰值傳輸速率定為1，600MT/s。 雖然這些器件確實能夠達到所規定的傳輸速率，但在實際工作負載情況下卻不能持續保持該速率。原因在于行地址沖突、數據總線轉換損耗、寫恢復等都會降低器件的峰值傳輸速率 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2